Nie jestem pewien, dlaczego nie była to pierwsza rzecz wskazana w żadnej z wcześniejszych odpowiedzi, ale dzieje się tak dlatego, że gdy tranzystory są mniejsze, aby zwiększyć prędkość, zwiększyć gęstość i zmniejszyć zużycie energii, warstwa tlenku bramki jest cieńszy (co również zwiększa prądy upływowe).

Cienka warstwa tlenku bramki nie jest w stanie wytrzymać bardzo wysokich napięć, więc otrzymujesz urządzenie, które działa tylko przy bardzo niskich napięciach. Cienkie warstwy tlenków mają również większy wyciek, więc i tak nie chcesz wysokiego napięcia, ponieważ zwiększyłoby to prąd upływu i zwiększyłby statyczny pobór mocy.

Twój błąd jest następujący:

Przetwarzanie danych, w przeciwieństwie do systemów zasilania, nie polega na dostarczaniu energii; Chodzi o przetwarzanie danych. Nie jest więc tak, że projektanci wybierają działanie przy niskich napięciach i wysokich prądach, co jest sprzeczne z \ $ I ^ 2R \ $ . Tak, obawiają się zużycia energii i ciepła z powodu strat, ale nie są zainteresowani wydajnym dostarczaniem energii. Projektant mocy musi dostarczyć X ilości mocy i podniósłby napięcie, aby mógł zmniejszyć prąd, dostarczając tę ​​samą moc. Projektant cyfrowy po prostu zmniejszyłby „moc wyjściową”, gdyby mógł.

Ich optymalizacje wymagają niskich napięć roboczych, co skutkuje wysokimi prądami upływowymi. Celem tych optymalizacji jest dopuszczenie mniejszych tranzystorów, aby można było spakować ich więcej, a także szybciej je przełączać, a gdy masz miliony milionów tranzystorów przełączających się bardzo często, powoduje to duże ładowanie / rozładowywanie pojemności bramki. Ten dynamiczny prąd powoduje wysokie prądy szczytowe, które mogą wynosić dziesiątki amperów w szybkiej logice cyfrowej o dużej gęstości. Widać, że cały ten prąd i moc są niepożądane i niezamierzone.

Idealnie byłoby, gdybyśmy w ogóle nie chcieli prądu, ponieważ naszym problemem są informacje, a nie energia / moc.Wysokie napięcia byłyby również dobre ze względu na odporność na zakłócenia, ale działa to bezpośrednio przeciw zmniejszeniu rozmiarów tranzystorów.

Moc wymagana do przełączenia pojemności z logiki 0 na logikę 1 (lub odwrotnie) jest proporcjonalna do częstotliwości zegara pomnożonej przez napięcie zasilania squared.W obwodach cyfrowych CMOS wejścia bramki logicznej wyglądają jak kondensatory, więc ładowanie i rozładowywanie pojemności zużywa większość mocy w tych obwodach.

Jak wspomniałeś, \ $ I ^ 2R \ $ straty w przewodach wzrosną, więc zasilacze niskiego napięcia są umieszczane jak najbliżejedytor.Spójrz na nowoczesną płytę główną, a zobaczysz złącze 12 V bardzo blisko procesora.Zobaczysz także kilka dużych cewek i kondensatorów ... te są przeznaczone do zasilaczy impulsowych niskiego napięcia.

Oprócz punktu Elliota dotyczącego mocy wymaganej do naładowania niewielkich pojemności związanych z każdym tranzystorem w GPU lub procesorze o wysokiej wydajności. weź pod uwagę rozmiar każdego tranzystora.

We wczesnych latach 80. ludzie nie przejmowali się zbytnio ochroną przed wyładowaniami elektrostatycznymi, ale zacząłem zwracać uwagę, kiedy po raz pierwszy natknąłem się na tranzystor z izolacją bramki o szerokości 1 mikrona (w 1982 r.). To siła pola elektrycznego (wolty / metr), a nie tylko napięcie, powoduje przebicie wysokiego napięcia.

Możesz uzyskać dużo V / m na mikron.

Teraz minimalne rozmiary funkcji są o kilka rzędów wielkości mniejsze, więc podłączenie malutkich tranzystorów w logice rdzenia procesora do tradycyjnego zasilania 5 V po prostu je zniszczyłoby.

Tranzystory I / O zostały zbudowane w dużych rozmiarach i szczególnie wytrzymałe, a chipy wykorzystywały oddzielne szyny zasilające dla połączeń I / O. Ale coraz częściej nawet te mogą tolerować tylko 3,3 V, a nawet 1,8 V. W układach FPGA prawie tylko urządzenia z końcową krawędzią są nadal tolerowane na 5V.

Wiele tranzystorów w układzie scalonym jest podłączonych do VCC i linii uziemienia, a nie do siebie nawzajem - więc nie będą one „dzielić” napięć, tak powiem, jakby były szeregowo (co nie ma sensu w przypadku CMOS polega na przywracaniu logiki przepływu prądu z silnego źródła VCC, a nie łańcuchowo przez kilka milionów tranzystorów).

Wszystkie bloki CMOS są podłączone do tego samego VCC, więc będą pobierać więcej prądu przy tym samym napięciu - tak jakby były równoległe. Ponieważ tranzystory potrzebują tylko 1 V do pracy, potrzebujesz tylko 1 V. Ale są billions tranzystorów - i musisz dostarczyć prąd do każdego z nich. To dlatego masz mocny zasilacz i kondensatory odsprzęgające, które dostarczają prąd o natężeniu 100 A lub więcej w razie potrzeby (w skrócie, linie energetyczne mogą działać jako cewka indukcyjna, a gdy miliard tranzystorów włącza się w tym samym czasie, potrzebują OGROMNEGO) pęd prądu - kondensatory odsprzęgające zapewniają to, gdy drut nadal przeciwstawia się ogromnemu wzrostowi prądu).

Dlatego potrzebujesz dużego prądu, ale niskiego napięcia

EDYTUJ:

Aby dodać do linii przesyłowych energii, prawdą jest, że niższy prąd powoduje mniejsze straty, ale są to linie prądu przemiennego i można użyć transformatora, aby przekształcić je na niższe napięcie z wyższym prądem (tj. gdy linie energetyczne dostać się do miasta, a domy potrzebują 230V a nie kilku kilowoltów). To jest całkiem inna koncepcja, ponieważ układy scalone używają tylko DC. Uważam, że twoje podstawowe pytanie dotyczyło stosowania wysokiego prądu w układach scalonych i niekoniecznie zdolności układu scalonego do konwersji między wysokim / niskim napięciem a prądem. Zdecydowanie rozumiem jednak twoje pomieszanie tematów - mam nadzieję, że moja odpowiedź to wyjaśniła.

Dam ci moją odpowiedź, która jest oparta na logice cyfrowej 101, z której korzystałem wiele lat temu.Strata mocy w taktowanym układzie scalonym jest określona następującym wzorem:

P = V ^ 2 * C * F

Gdzie P to moc, C to pojemność, V to napięcie (VCC), a F to częstotliwość zegara.

Z tego powodu energochłonne chipy są zoptymalizowane w celu zminimalizowania VCC.Gdyby użyli wyższego V, zużyliby jeszcze więcej energii.

Zauważ, że C to pojemność procesowa dla geometrii poziomu tranzystora i typu zastosowanej produkcji.

W szczególności warstwa bramki MOSFET może być bardzo cienka w układach scalonych niskonapięciowych.Jednak to również zwiększa pojemność, C. Są więc kompromisy.Ale ponieważ moc jest proporcjonalna do V ^ 2, zwykle warto zminimalizować V.

Moja odpowiedź jest podobna do doskonałej DKNguyen, ale wyrażę ją inaczej.

Po pierwsze, w układzie scalonym napięcie i prąd są niezależne. Najlepiej byłoby, gdyby oba były tak niskie, jak to tylko możliwe. Ale jak zawsze w inżynierii, istnieją konflikty projektowe, które zmuszają cię do kompromisów.

Spójrzmy więc osobno na napięcie i prąd

Napięcie

Należy zwrócić uwagę na kilka kwestii dotyczących stosowania wyższego (wyższego) napięcia, a inne przy niższym. Oryginalna logika TTL (taka jak większość układów używanych w Apple z 1977 r.] [Komputer poza samym procesorem) działała przy 5 woltach. Logika TTL jest nadal wszechobecna; nadal można kupić większość tych samych żetonów, których używał Steve Wozniak w latach 70. W systemach telefonii stacjonarnej impulsy wybierania (które są tak naprawdę cyfrowymi bitami, jeśli się nad tym zastanowić) zużywały aż 48V.

Dzisiaj obniżasz napięcie do 1 wolta

Zalety wysokiego napięcia

Niezawodność. Jeśli masz obwód niskiej jakości (taki jak 7-milowy cienki miedziany przewód telefoniczny), znacznie łatwiej jest niezawodnie odróżnić różnicę między 48 V a 0, ale cholernie prawie niemożliwe do odróżnienia 1 V od 0 V. Zasadniczo wysokie napięcie „po prostu działa” bez względu na wszystko.

To wszystko. W dzisiejszych wysoce zintegrowanych obwodach, które są naprawdę niezwykle precyzyjnymi instrumentami, i dzięki ponad 50-letniemu doświadczeniu w produkcji, aby osiągnąć tę precyzję, nie potrzebujesz takiej wytrzymałości, więc niższe napięcia działają równie dobrze.

Edytuj: jak zauważył Peter Cordes, wyższe napięcie ma drugą zaletę; może pozwolić na zwiększenie prędkości, ponieważ napięcie szybciej osiąga próg niezawodnej detekcji. Mam nadzieję, że poprawnie to sparafrazowałem.

Zalety niskiego napięcia

• Niskie zużycie energii, co przekłada się na dłuższą żywotność baterii i mniejszą emisję ciepła. Edycja: Peter Cordes zwrócił uwagę, że niższe zużycie energii przekłada się również na to, że chip po prostu się nie topi. To bardzo poważny problem. Niektóre procesory eksplodują w ciągu kilku sekund, jeśli zapomnisz założyć radiator.
• Wyższa prędkość. Po prostu jest mniej elektronów do przetasowania (chociaż technicznie zależy to od ładunku, a nie od napięcia, te dwa są ze sobą powiązane w praktyce).
• Możesz użyć cieńszych izolatorów bez martwienia się o przebicie prądu. To przekłada się na cieńsze izolatory. Wyjątek: tranzystory z pływającą bramką są w rzeczywistości zaprojektowane do przebijania prądu przez izolator. Dlatego zapisywanie i kasowanie pamięci flash wymaga wysokiego napięcia.

Jeśli więc mówisz o obwodzie komputera, niskie napięcie wyraźnie wygrywa.

Bieżące

Spójrzmy teraz na aktualny. Jak już wskazał DKNguyen, projektanci chcą również, aby prąd był jak najniższy, po części w celu zmniejszenia ciepła, a po części w celu przedłużenia żywotności baterii w smartfonach itp.

Ale żeby zrozumieć, co się dzieje, naprawdę nie powinieneś patrzeć na 100A, czy cokolwiek to jest. To może być średnia lub bardziej prawdopodobne, że jest to średnia przy dużym obciążeniu grafiki.

Gdyby twoja karta graficzna była całkowicie nieaktywna (co nigdy nie jest, nawet blisko!), prąd byłby w rzeczywistości bliski 0A. Tranzystory w mikroczipach są (mówiąc nieco prościej) zwykle ułożone jako pary tranzystorów CMOS w szeregu, gdzie jeden jest zawsze w trybie „on”, a drugi w trybie „off”. W teorii prąd nigdy nie może płynąć. W praktyce, gdy tranzystory przełączają się na bardzo krótki czas, zwykle występuje bardzo krótki okres (mierzony w pikosekundach), kiedy oba są „włączone” - w zasadzie jest to zwarcie. To przełączanie odbywa się miliardy razy na sekundę (w większości w zależności od częstotliwości zegara GPU) i od kilku tysięcy do milionów tranzystorów w tym samym czasie, w zależności od tego, jak aktywny jest twój GPU. Więc twoje 100A nie jest w rzeczywistości stałym 100A, ale serią prawie 0A, po których następują ekstremalnie krótkie skoki, potencjalnie nawet znacznie większe niż 100A.

Edycja: Peter Cordes wskazał również, że 0A jest przede wszystkim idealizacją. Przez tranzystory, a także prawie wszędzie na chipie, wypływa dużo pasożytniczego prądu.

Jest jeszcze drugi problem z aktualnym. Wiele komponentów (takich jak bity w dynamicznej pamięci RAM) w chipie działa jak kondensatory (w rzeczywistości są to tranzystory podłączone jako kondensatory). Zapisywanie zer lub jedynek do takich kondensatorów oznacza przechowywanie lub usuwanie elektronów z kondensatorów. Im wyższy prąd (i mniejszy ładunek), tym mniej czasu to zajmuje. Edycja: jak zauważył Peter Cordes, oprócz kondensatorów w obwodzie celowo, w każdym miejscu jest również dużo dodatkowej pojemności (na przykład z komponentów lub okablowania, które są tuż obok siebie), co również przyczynia się do tego samego problemu.

Projektanci mają kilka możliwości ograniczenia prądu:

• Zmniejsz prędkość. Zmniejsza to liczbę operacji przełączania (a tym samym skoków prądu), a także umożliwia ładowanie lub rozładowywanie kondensatorów z mniejszą szybkością.
• Wyłącz części obwodów, które nie są teraz używane.Ponownie, dzieje się to w trybie uśpienia.
• Skróć czas, w którym oba tranzystory w parze są włączone, aby skoki były krótsze.
• Obniż napięcie.Zgodnie z prawem Ohma niższe napięcia przekładają się na niższe prądy.

Pierwsze dwa są wykonywane głównie w trybie uśpienia, a także wtedy, gdy komputer zaczyna się przegrzewać.Niesławnie Apple również w pewnym momencie zwolnił swoje iPhone'y, aby zmniejszyć pobór prądu, gdy baterie zaczęły się starzeć.

Straty

Wspomniałeś również o dużych stratach w liniach energetycznych (gdzie napięcia są wysokie, a prądy niskie).To zupełnie inna sytuacja.W komputerze straty zawsze wynoszą 100%;prawie cała energia elektryczna jest zamieniana na ciepło (z wyjątkiem kilku, które są konwertowane na światło, energię radiową do Wi-Fi itp.).

A więc celem nie jest zmniejszenie strat, ale zmniejszenie całkowitej mocy

1. Wyższe napięcie przerywa tranzystory.

Nowoczesne tranzystory są małe i nie mogą wytrzymać wysokiego napięcia. Im mniejsze je zrobimy, tym niższe musi być napięcie, aby elektrony nie przeskakiwały między śladami i nie uszkodziły urządzenia. Historycznie było to 5V, a następnie spadło do ~ 1V w obecnym sprzęcie. Pomyśl o izolacji przewodów - przewody o napięciu 10 kV mają znacznie grubszą powłokę niż przewody w zabawkach.

2. Tranzystory pobierają dużo prądu (amperów), ponieważ jest ich dużo. Spodziewaj się 10 miliardów w nowoczesnym urządzeniu (1 000 000 000).

Inne odpowiedzi szczegółowo wyjaśniają, dlaczego tak jest.

3. Energooszczędność

Jak sam zauważyłeś, korzystniejsze byłoby przesłanie 1 A przy 100 V niż 100 A przy 1 V.
W rzeczywistości producenci już to robią!

Procesor i karty graficzne często mają dedykowane złącza 12 V i konwertują tylko na ~ 1 V tuż przed przejściem do procesora. Wokół procesora widać szereg kondensatorów i przetworników (okrągłe i pudełkowe, często z własnym radiatorem). Zdziwiłbyś się, ile prądu tam płynie (100 amperów) i ile „nóg” procesora jest przeznaczonych wyłącznie do jego zasilania.