Zdobądź płytę FPGA w stylu PCI, której możesz używać ogólnych IO dla docelowego połączenia 68000. Zaimplementuj system sterowania w układzie FPGA i napisz oprogramowanie, które powie mu, co ma robić. To po prostu tworzenie własnego zestawu ICE. Jeśli komercyjne zestawy ICE są horrendalnie drogie (sprawdź i dowiedz się, czy są, nie wiem), może to potencjalnie być tańsze i dać ci kontrolę nad tym, jak to działa. Sprawdź płyty FPGA Raggedstone, Broaddown lub Mini-Can, są to stosunkowo niedrogie karty, ale nie jesteś pewien, czy ma wystarczająco dużo dostępnych pinów IO dla tego, czego potrzebujesz. Następnie sprawdź OpenCores pod kątem bloków PCI o otwartym kodzie źródłowym i innych rzeczy, które mogą być przydatne. Być może będziesz musiał dodać trochę rzeczy do zmiany poziomu na małym dodatku PCB do tych płyt. Sprawdź białe księgi Xilinx / Altera na temat używania przełączników Quickswitch między 3,3 V FPGA i 5 V PCI, podłączenie innych połączeń do gniazda 5 V 68000 byłoby zasadniczo tym samym procesem.

O ile pamiętam, DIP 68000 to 68 pinów, a niektóre z nich nie są używane w niektórych systemach, np. Amiga nie zaleca używania niektórych pinów peryferyjnych typu 6800, i są one rozłączane w późniejszych systemach Amiga.

Sądzę, że byłoby to prawie niemożliwe do zrobienia.

Po pierwsze, synchronizacja jest krytyczna w procesorze.

Procesor, podczas gdy główne „urządzenie” w systemie , nie jest absolutnym panem wszystkich.

Jest zależny od zegara systemowego.

Twój komputer i jego interfejs oraz emulator musiałyby być podporządkowane temu zegar główny.

Interfejs IDE z pewnością nie mógł tego zrobić.

Potrzebowałbyś specjalnie zbudowanego interfejsu, który wykonywałby całą emulację wszystkich sygnałów i linii sterujących (które są wszystkie czasowe krytyczne), a także podaj wszystkie dane i linie adresowe (a jest ich dużo). Dzięki temu byłoby to możliwe, ale byłoby to trudne i kosztowne. Lepiej jest po prostu emulować cały system lub użyć prawdziwego układu 68000.

W zależności od systemu możesz lub nie być w stanie oszukać docelowy sprzęt, aby „myślał”, że ma 68 KB. W niektórych (większości) systemach, jak powiedział Majenko, trzeba by odpowiadać na określone sygnały w czasie rzeczywistym, co byłoby uciążliwe. Jeśli jednak docelowy sprzęt nie ma wielu elementów nadrzędnych magistrali, możesz sobie z tym poradzić. Musiałbyś naprawdę zbadać wymagania czasowe danego systemu. Jeśli poradzi sobie z pracą z bardzo niskimi częstotliwościami zegara lub pozwoli na zawieszenie i ponowne uruchomienie zegara, perspektywa jest bardziej obiecująca.

Ale są tutaj dwa inne problemy.

Po pierwsze, nie chcesz podłączać magistrali danych docelowego sprzętu bezpośrednio do magistrali IDE komputera. Cel powinien przesyłać dane na magistralę danych komputera tylko wtedy, gdy komputer tego chce, więc potrzebny byłby dwukierunkowy bufor zdekodowany, aby odpowiedzieć na odpowiedni adres w mapie pamięci komputera. Słusznie wyczułeś, że potrzebujesz bufora do przechwytywania danych z komputera dla docelowej magistrali adresowej.

Innym, prawdopodobnie większym problemem, byłoby skonfigurowanie oprogramowania PC do obsługi tego. Aby uzyskać dostęp do tej docelowej karty systemowej, musiałbyś przydzielić co najmniej kilka adresów w pamięci komputera lub mapach we / wy, a przy nowoczesnych systemach operacyjnych nie dzieje się tak bez sterownika urządzenia. Więc jeśli chcesz to osiągnąć, musisz albo wiedzieć, jak to zrobić, albo być przygotowanym, aby się tego nauczyć.

Właściwie to, co opisujesz, jest bardzo zbliżone do emulatora w obwodzie (ICE). W przypadku najpopularniejszych układów, takich jak 68000, na ogół można kupić ICE, taki jak ten, do 68000.

Ponieważ ICE potrzebuje dodatkowo sposobu interakcji z użytkownikiem do docelowej płytki drukowanej często używany jest do tego komputer PC. Jeden kabel z ICE zostanie podłączony do płytki drukowanej zamiast układu procesora, a drugi zostanie podłączony do komputera.

Być może wykraczając poza zakres twojego pytania, warto zauważyć, że kiedy projektowany jest nowy chip CPU, będzie on generalnie symulowany w oprogramowaniu na jakimś innym istniejącym komputerze, a następnie ICE będzie zbudowany z faktyczną produkcją wiórów jako ostatnim krokiem. Dzieje się tak, ponieważ wyprodukowanie ICE jest znacznie tańsze niż wyprodukowanie skomplikowanego chipa CPU za pierwszym razem.