Buduję prosty obwód przy użyciu PT7C4511 PLL Clock Multiplier.Ten chip ma pin OE, który zatrzymuje wyjście, gdy jest LOW.Domyślnie (bez zewnętrznego sygnału sterującego) pozostaje WYSOKA z powodu wbudowanego podciągania (270K).
To, co chcę zrobić, to włączać i wyłączać wyjście chipa za pomocą 2-pinowego złącza.Jednak chcę, aby działał, gdy nagłówek jest zwarty, iw przeciwnym razie zatrzymał wyjście.Aby to osiągnąć, podłączyłem pull-down 40K do pinu OE, wystarczająco mocnego, aby przezwyciężyć wewnętrzne podciąganie, ale niezbyt mocnego, więc gdy OE jest zwarty do VCC, pin może łatwo ponownie przejść WYSOKI.
Pokazałem to znajomemu z większym doświadczeniem w EE i chociaż zgodził się, że to powinno działać, nie był zbyt podekscytowany projektem.Nie potrafił wskazać konkretnego problemu, ale całość „pachniała” nim.
Czy on ma rację?Dlaczego?